Note publique d'information : Cette thèse porte sur la spécification, la conception et la validation d’un FPGA embarqué
pour des applications sensibles nécessitant un haut niveau de sécurité. En effet,
les FPGA ordinaires présentent de nombreuses failles vis-à-vis de la sécurité : -
Ils ne sont pas prévus pour supporter des styles de circuits logiques alternatifs,
tels que les circuits asynchrones, qui ont fait leur preuve dans le domaine de la
sécurité pour la conception de cryptoprocesseurs par exemple. - Ils ne permettent
pas de maîtriser complètement l’implémentation d’un circuit, notamment au niveau du
placement et du routage. - Ils ne sont pas protégés contre les attaques par canaux
cachés tels que les DPA (Differential Power Analysis) ou les DFA (Differential Fault
Attack). Afin de lever ces obstacles technologiques, les travaux entrepris dans le
cadre de cette thèse ont permis de proposer une architecture alternative pour supporter
la programmation de différents styles de circuits asynchrones, de disposer d’un système
de programmation du FPGA sécurisé (contre d’éventuelles attaques) et d’une conception
garantissant un haut niveau de protection vis-à-vis des attaques citées ci-dessus.
Enfin, une validation matérielle a complété l’étude et a permis d’appréhender la qualité
des modèles développés au cours de cette thèse.
Note publique d'information : This thesis focuses on the design and the validation of an embedded FPGA dedicated
to critical applications which require a high level of security and confidentiality.
Nowadays FPGAs exhibit many weaknesses toward security: 1- They are not intended to
efficiently support alternative styles of circuits such as asynchronous circuits.
2- The place and route flow is not completely manageable by the user in order to target
our security goal. 3- They are not protected against side channel attacks such as
DP A, EMA or DF A. ln order to overcome these technological problems, the work presented
in this thesis proposes an architecture that supports the programming of different
styles of asynchronous circuits. ln addition, it presents a secure programming system
and a design that ensurcs a high-Ievel of security against the attacks mentioned above.
Finally, the circuit prototype has been evaluated in order to validate the relevance
of the proposed solutions.
paprika.idref.fr
data.idref.fr
Documentation
